日前，国微思尔芯(S2C) 与Mirabilis Design宣布双方合作推出了 SoC 架构探索以及设计验证解决方案，该解决方案不仅免去了构建模型的工程，同时也加速了复杂设计的仿真。这种作法让团队不用花费大量的时间和精力在创建复杂设计的模型上，对于基于模型设计方法的设计项目而言，这不仅确保了模型的正确性，也大幅缩短了产品开发时长。
在这个合作解决方案中，Mirabilis Design的VisualSim architecture exploration solution 将 S2C 基于 FPGA 的Prodigy Logic System 集成为一个功能块。在系统探索中，这种无缝集成允许 FPGA 原型作为子模型提供准确的模拟响应。
“电子系统级架构探索是 SoC 产品权衡和验证的基本解决方案。VisualSim 解决方案的核心技术已经降低了建模障碍。如果 SoC 的一部分在 RTL 中可用，那么可以通过重用进一步减少建模工作。”Mirabilis Design 的创始人Deepak Shankar 说，“传统上，在创建系统级模型时，建模自定义块是一个挑战。协作使得 RTL 行为可以很容易地集成到 ESL 模型中，从而创建一个虚拟平台。可以对模型进行模拟，以收集关于响应时间、吞吐量、功耗和数据值正确性的指标。”
“在把产品设计正确之前，必须先设计正确的产品，给出正确的产品规格。随着今天的 SoC 变得越来越复杂，我们已经注意到近年来与规范相关的功能设计错误大量增加。”S2C 的首席执行官林俊雄说，“准确地建模，提供各种抽象层次的设计模块，以进行各种抽象层次的系统仿真，是确保设计师正确掌握产品规格的关键。我们很高兴能与 Mirabilis Design 合作，为用户提供多层次且高速的 SoC 架构探索方法。”